# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-232657

(43)Date of publication of application: 16.10.1986

(51)Int.CI.

H01L 27/06

H01L 27/04

H01L 29/72

(21)Application number: 60-074736

(71)Applicant: FUJITSU LTD

(22)Date of filing:

09.04.1985

(72)Inventor: SAKAI TOSHIAKI


NAWATA KAZUMASA

# (54) ELECTROSTATIC BREAKDOWN PREVENTIVE ELEMENT

## (57)Abstract:

PURPOSE: To increase the electrostatic breakdown capacity of an element of this kind by absorbing input pulses not only in a section between an input terminal and a power terminal but also in a section between the input terminal and a grounding terminal.

CONSTITUTION: An N-type region in a P-N junction forming a resistor R is not connected to an N+ type collector contact layer 2 but connected to a P-type substrate 1 by surrounding the periphery of the resistor R by an insulating layer 10 as an element isolation region, thus forming a vertical type P-N-P parasitic transistor. When the element is disposed to an input section to an integrated-circuit semiconductor device as an electrostatic breakdown preventive element, the electrostatic resistance of a device can be improved. Transistors Q1, Q2 are turned ON by the ingress of the input pulses of high voltage to an input terminal IN, and the input pulses are absorbed between the input terminal IN and a power terminal VCC and between the input terminal IN and a grounding terminal VEE.



# **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

#### ⑩ 公 開 特 許 公 報 (A) 昭61 - 232657

@Int\_Cl\_1

識別記号

庁内整理番号

⑩公開 昭和61年(1986)10月16日

H 01 L 27/06 27/04

29/72

101

7925-5F

7514-5F

8526-5F

審查請求 未請求 発明の数 1 (全4頁)

∞発明の名称

静電破場防止素子

創特 頤 昭60-74736

②出 願 昭60(1985)4月9日

②発 明 者 @\$E 明 君 酒 井 欿 昭 川崎市中原区上小田中1015番地 富士通株式会社内 川崎市中原区上小田中1015番地。富士通株式会社内

创出 阳 人 名 和 田 **一 正** 

川崎市中原区上小田中1015番地

砂代 理 人 富士通株式会社 弁理士 松岡 宏四郎

1. 発明の名称

静電破場防止素子

#### 2. 特許請求の範囲

トランジスク (Q,) のコレクタを電源端子 (Vec) に、エミックを入力端子 (IN) に、ベー スを抵抗 (R) を経由して入力端子 (IN) にそれ ぞれ捻紡し、

・該抵抗 (R) を形成するpn接合の両領域(4) と(3)、および基板(1)とでトランジスタ (Q2) を形成させ、

該姦板(1)を接地端子(Vεω)に接続する ように形成してなることを特徴とする静電破壊防 止柔子。

# 3. 発明の詳細な説明

(概要)

静氣気等により入力端子に入ってくる高電圧を、 従来はトランジスタ Q , を通じて電源端子 V ccと

入力端子 III 間で吸収していたが、本発明では基 板内に形成された抵抗の値下に高濃度埋込層を設 けないで寄生トランジスクQ2を積極的に形成し て、接地端子Vecと入力端子 IN 間でも吸収する ことにより、デバイスの節電耐力を上げる。 .

## (産業上の利用分野)

本発明は集積回路等半導体デバイスの入力端子 に設けられる節電破壊防止素子に関する。

近年、半導体デバイスの高速化、高集積化にと もない、デバイスはますます微細化され、修覧耐 力の低いMOS套子だけでなく、パイポーラデバ イスにおいても、郁塩気等により発生する蒔竜圧 による破壊を効果的に防ぐ必要が生じてきた。

## (従来の技術)

第2図(1)。(2)。(3)はそれぞれ従来例による静電 破壞防止索子の平面图、断面図、幹価回路図であ

図において、1はp型の器板、2は埋め込まれ

た n 型のコレククコンタクト層、 3 は n 型のコレクク層、 4 は p 型の抵抗領域、 5 は p 型のベース領域、 6 はエミック領域、 7 は絶縁層、 8 . 9 は配線層である。

電が電圧とその端子を Vic.、接地電圧とその端子を Vic.、入力端子を III、ダイオードを Di.

D:、トランジスタをQi、抵抗をPであらわ す。

このような累子を静電破壊防止素子として、集積回路等半導体デバイスの入力部に配設することにより、内部回路を保護することができる。

すなわち、入力端子 IN に高電圧の入力パルスの入来により、トランジスクロ,をOKさせ、この入力パルスを入力端子 IN と電源端子 V ce間で吸収している。

第3図、第4図は図示の等価回路によりシュミレーションした結果による、入力パルスと入力端子電圧対時間の関係を示す図である。

図において、図示の波形を有する波高値±500Vの入力パルスのに対し、入力端子 JK にあらわれ

3

1N-Vee間においても吸収することにより、この 種業子の節電破壊防止能力を向上するものである。

#### (実施例)

第1図(1), (2), (3)はそれぞれ本発明による静電 破壊防止業子の平面図、断面図、等価回路図である。

図は従来例に寄生トランジスクQiを追加した ものである。

寄生トランジスタQ₂はつぎのようにして形成する。

業子分離領域として絶縁暦10で抵抗Rの周囲を 囲うことにより、抵抗Rを形成するpn接合のn 型領域3を、n゚型のコレクタコンタクト暦2に 接続しないで、p型の毒板1に接続する。このよ うにして縦型pnp寄生トランジスタが形成され

これは、製造工程で抵抗 R の 島領域に埋込層を・ 形成しないようにすることにより容易に実現でき、 る。 るパルス電圧の波高値回は38V程度となる。

#### (発明が解決しようとする問題点)

デバイスの微細化による静電耐力の低下にともない、さらに高性能の静電破壊防止紫子が要求されるようになった。

#### (問題点を解決するための手段)

上記問題点の解決は、トランジスク(Q.)のコレクタを電源端子(V.c.)に、エミックを入力端子(IN)に、ベースを抵抗(R)を経由して入力端子(IN)にそれぞれ接続し、該抵抗(R)を形成するpn接合の阿領域(4)と(3)、および延板(1)とでトランジスク(Q.)を形成させ、該基板(1)を接地端子(V.c.)に接続するように形成してなる本発明による静電破場防止素子により達成される。

#### (作用)

本発明は、入力パルスをIN-Vtc間だけでなく、

1

このような紫子を静電破壊防止紫子として、集積回路等半郊体デバイスの入力部に配設することにより、従来例の紫子以上にデバイスの静電耐力を向上できる。

本発明では、入力端子 IN に高電圧の入力バルスの入来により、トランジスク Q , Q g を O N させ、この入力バルスを入力端子 IN と電源端子 V c の間と、入力端子 IN と接地端子 V c が間で吸収している。

第3図、第4図において、図示の波形を有する 波高値±500Vの入力パルス①に対し、入力端子 IN にあらわれるパルス質圧の波高値②は21V 程 度となり、従来例の波高値②の38V に比し向上し ていることがわかる。

## (発明の効果)

以上説明したように本発明による辞電被援防止 素子を入力部に入れることにより、半導体デバイスの静電耐力を向上することができる。

# 4. 図面の簡単な説明

第1図(I), (II), (3)はそれぞれ本発明による修覧 破場防止素子の平面図、断面図、等価回路図、

第2図(1)、(2)、(3)はそれぞれ従来例による静電 破壊助止紫子の平面図、断面図、等価回路図、

第3図、第4図は入力パルスと入力端子電圧対 時間の関係を示す図である。

図において、

- 1はp型の蒜板、
- 2はロ'型のコレクタコンタクト層、
- 3はn型のコレクタ扇、
- 4 は p型の抵抗領域、
- 5 はp・型のベース領域、
- 6 は抵抗領域、
- 7 は絶縁脳、
- 8. 9は配級層、
- 10は紫子分離領域で絶縁層、
- Veeは電源電圧とその端子、
- Vェには接地電圧とその端子、
- 印は入力端子、

Di. Dzはダイオード、

Qi. Qi、トランジスタ、

R は抵抗

である.

代理人 弃理士 松岡宏四郎



7

